Xilinx FPGA原理与实践—基于Vivado和Verilog HDL——卢有亮编著--机械工业出版社

同系列书

相关图书

图书详情

装订：平装

编辑：吉玲

开本：16

出版日期： 2018-05-03

字数：368 千字

最新版印次：1-7

最新印次时间：2024-07-09

定价：45.0

cip：2018042908

图书简介

选用本书作教材的老师，可免费获得以下资源：课件、代码（包括书中B板代码）、教案、典型工程课设案例、实验指导书等。

本书以目前流行的Xilinx7系列FPGA的开发为主线，全面讲解FPGA的原理及电路设计、VerilogHDL语言及Vivado的应用，并循序渐进地从组合逻辑和时序逻辑的开发开始，深入到FPGA的基础应用、综合应用和进阶应用。本书具有理论和实践紧密结合的特点，在内容的设计上既重视学生对基础理论知识的认知过程，又通过由易到难的19个实践逐步提高理论知识及培养开发能力，为学生提高FPGA设计开发能力及提高知识应用素质提供平台与指导。通过本书的学习和实践，学生能够达到初级FPGA开发工程技术人员的水平。

章节目录

前　言
第1 章　FPGA基础及电路设计 1
　１. １　ＦＰＧＡ基础及７系列ＦＰＧＡ基本原理１
　　１. １. １　ＦＰＧＡ概述１
　　１. １. ２　ＦＰＧＡ基本逻辑结构２
　　１. １. ３　７系列ＦＰＧＡＣＬＢ４
　　１. １. ４　７系列ＦＰＧＡ的ＩＯＢ８
　　１. １. ５　７系列ＦＰＧＡ及７ａ３５ｔｆｔｇ２５６￣１特性９
　１. ２　ＦＰＧＡ电路设计１１
　　１. ２. １　ＦＰＧＡ的ＢＡＮＫ电路１１
　　１. ２. ２　ＬＥＤ驱动电路１３
　　１. ２. ３　拨码开关电路１３
　　１. ２. ４　按键电路１４
　　１. ２. ５　七段数码管驱动电路１５
　　１. ２. ６　ＶＧＡ显示驱动电路１７
　　１. ２. ７　ＲＳ￣２３２驱动电路１９
　　１. ２. ８　配置电路２０
　　１. ２. ９　ＸＡＤＣ接口和扩展接口２２
　习题２４
第2 章　Verilog HDL 语言与Vivado 25
　２. １　ＶｅｒｉｌｏｇＨＤＬ基本结构２５
　　２. １. １　一个简单的组合逻辑实例２５
　　２. １. ２　一个简单的时序逻辑实例２７
　　２. １. ３　ＶｅｒｉｌｏｇＨＤＬ结构要求２８
　２. ２　数据类型及变量、常量２９
　　２. ２. １　逻辑值和常量３０
　　２. ２. ２　线网型变量ｗｉｒｅ３０
　　２. ２. ３　寄存器类型ｒｅｇ３１
　　２. ２. ４　符号常量３２
　　２. ２. ５　存储器型变量３２
　２. ３　运算符３３
　　２. ３. １　算术运算符３３
　　２. ３. ２　逻辑运算符３３
　　２. ３. ３　按位运算符３４
　　２. ３. ４　关系运算符３４
　　２. ３. ５　等式运算符３５
　　２. ３. ６　缩减运算符３５
　　２. ３. ７　移位运算符３５
　　２. ３. ８　条件运算符和拼接运算符３６
　　２. ３. ９　运算符的优先级３７
　２. ４　语句３７
　　２. ４. １　赋值语句、结构说明语句、阻塞与非阻塞３８
　　２. ４. ２　条件语句４１
　　２. ４. ３　循环语句４３
　２. ５　Ｖｉｖａｄｏ初步４６
　　２. ５. １　Ｖｉｖａｄｏ获取和安装４７
　　２. ５. ２　Ｖｉｖａｄｏ主界面４７
　习题５０
第3 章　组合逻辑电路与Vivado 进阶 51
　３. １　我的第一个工程———多数表决器５１
　　３. １. １　多数表决器的分析和逻辑实现５１
　　３. １. ２　多数表决器的工程创建５２
　　３. １. ３　多数表决器的ＶｅｒｉｌｏｇＨＤＬ源文件创建５６
　　３. １. ４　多数表决器的ＶｅｒｉｌｏｇＨＤＬ代码实现及ＲＴＬ分析５８
　　３. １. ５　综合５９
　　３. １. ６　约束６０
　　３. １. ７　实现６２
　　３. １. ８　仿真６３
　　３. １. ９　编程和调试６５
　３. ２　３￣８译码器设计和ＩＰ核７０
　　３. ２. １　译码器的实现７０
　　３. ２. ２　译码器ＩＰ核生成７５
　３. ３　调用ＩＰ核实现多数表决器７８
　　３. ３. １　使用７４ｘ１３８实现多数表决器的设计７８
　　３. ３. ２　构建新工程并调用ＩＰ核７８
　习题８３
目　　录Ⅶ　
第4 章　时序逻辑电路FPGA实现 84
　４. １　时钟同步状态机的设计８４
　　４. １. １　时钟同步状态机及其设计流程８４
　　４. １. ２　时钟同步状态机设计方法构建序列发生器８６
　　４. １. ３　状态图直接描述法实现序列发生器９０
　４. ２　同步计数器７４ｘ１６３的实现９４
　４. ３　移位寄存器的实现和应用９７
　　４. ３. １　７４ｘ１９４的实现９７
　　４. ３. ２　使用７４ｘ１９４ＩＰ核实现１１００１序列发生器１００
　习题１０４
第5 章　FPGA基本实践 105
　５. １　流水灯实践１０５
　　５. １. １　流水灯的关键设计１０５
　　５. １. ２　流水灯工程的Ｖｉｖａｄｏ实现１０６
　５. ２　数码管动态显示实践１１１
　　５. ２. １　数码管动态显示原理分析１１１
　　５. ２. ２　数码管动态显示设计１１２
　　５. ２. ３　数码管动态显示工程的Ｖｉｖａｄｏ实现１１３
　　５. ２. ４　数码管动态显示ＩＰ核设计与实现１１７
　　５. ２. ５　调用ＩＰ核实现动态显示１２０
　５. ３　ＶＧＡ显示的实现１２３
　　５. ３. １　ＶＧＡ显示基本原理１２３
　　５. ３. ２　ＶＧＡ显示设计与实现１２５
　习题１３２
第6 章　FPGA综合实践 133
　６. １　电子秒表的设计与实现１３３
　　６. １. １　按键消抖１３３
　　６. １. ２　秒表综合设计１３６
　６. ２　ＵＡＲＴ串行接口设计及通信实现１４２
　　６. ２. １　异步串行接口原理分析１４２
　　６. ２. ２　波特率及其他时钟信号发生模块设计１４３
　　６. ２. ３　串行发送程序设计１４５
　　６. ２. ４　串行接收程序设计１４８
　　６. ２. ５　串行通信顶层程序设计１５２
　　６. ２. ６　串行通信功能测试１５３
　习题１５５
Ⅷ　ＸｉｌｉｎｘＦＰＧＡ原理与实践———基于Ｖｉｖａｄｏ和ＶｅｒｉｌｏｇＨＤＬ
第7 章　FPGA 进阶——XADC、BRAM原理及电压表、示波器设计 156
　７. １　ＸＡＤＣ基本结构及寄存器１５６
　　７. １. １　ＸＡＤＣ逻辑结构１５６
　　７. １. ２　ＸＡＤＣ对外连接说明１５６
　　７. １. ３　ＸＡＤＣ端口１５９
　　７. １. ４　ＸＡＤＣ状态寄存器和控制寄存器１６０
　　７. １. ５　操作模式１６６
　　７. １. ６　ＸＡＤＣ操作时序１６７
　７. ２　应用ＸＡＤＣ实现多路电压采集及显示１６８
　　７. ２. １　生成ＸＡＤＣＩＰ核实例１６８
　　７. ２. ２　使用ＸＡＤＣＩＰ核实现ＸＡＤＣ序列模式访问模块１７１
　　７. ２. ３　Ａ/ Ｄ序列采集和显示实现１７５
　　７. ２. ４　序列采集及显示测试１７９
　７. ３　应用ＸＡＤＣ及ＢＲＡＭ实现多通道示波器１８１
　　７. ３. １　块存储器ＢＲＡＭ原理１８１
　　７. ３. ２　块内存生成ＩＰ的使用和仿真验证１８６
　　７. ３. ３　多通道示波器的设计思路１９２
　　７. ３. ４　显示内存设计及其访问模块构建及仿真１９３
　　７. ３. ５　波形发生器模块设计及仿真１９６
　　７. ３. ６　ＶＧＡ显示驱动模块设计及仿真２０２
　　７. ３. ７　加入逻辑分析仪模块及顶层模块实现２０６
　　７. ３. ８　功能测试２０９
　习题２０９
附录 211
　附录Ａ　ｘｃ７ａ３５ｔｆｔｇ２５６￣１引脚说明２１１
　附录Ｂ　口袋实验板资源２１８
　附录Ｃ　实验或课程设计教学安排２２９
　附录Ｄ　分章节代码汇总２３０
　附录Ｅ　Ａ型实验板参考约束文件２３２
参考文献 236

前言/序言展开 + 收缩 —

在电子信息领域. 现场可编程门阵列(ＦＰＧＡ) 广泛地应用在工业、军事、医疗、商业、能源等各个行业. 普通高校中通信、电子信息、自动化等专业大多都需要开设与ＦＰＧＡ相关的课程.一般情况下. 学习ＦＰＧＡ的最直接支撑课程是数字电路. 掌握ＦＰＧＡ的开发将拓宽学生的知识面. 学生会将学到的内容转化为工程实际应用. 对于学生的进一步深造及有竞争力的就业都有极大的帮助.我从多年数字电路课程的教学及ＦＰＧＡ选修课的教学中. 以及多年的工程实践中提炼了一些经验和教训. 以写书作为一个小小的总结. 希望学生通过学习本书能够达到ＦＰＧＡ开发工程技术人员的初步水平.本书选用的是ＸｉｌｉｎｘＡｒｔｉｘ￣７系列的ＦＰＧＡ. 因为它的技术相对新且具备较高的性价比. 另外. 这种ＦＰＧＡ还有可供开发者直接使用的ＩＰ核资源. 开发工具就是Ｘｉｌｉｎｘ最新的Ｖｉｖａｄｏ开发套件. 编程语言选择ＶｅｒｉｌｏｇＨＤＬ. 为了便于学生的学习. 书中有关ＦＰＧＡ电路板配置的电路图保留了厂家的画法.本书的第一条线索是工程. 我在自己设计的硬件平台上编写和实现了１９个由易到难、循序渐进的工程实例. 而这些工程实例很多是近年来教学的总结. 这些实例分散在第３章~ 第７章.例如最简单的工程是多数表决器. 就是第３章组合逻辑设计实践的第一个工程. 非常有利于读者入门. 通过这个工程实例. 学生可掌握开发的各个步骤. 巩固ＨＤＬ语言. 是“ 我的第一个工程”. 最后一个工程是实现简单的示波器. 需要一些运算和处理. 调用前面工程实现的模块和ＩＰ. 最后为了调试加入的Ｖｉｖａｄｏ内置逻辑分析仪可解决调试方面的问题. 所有的工程在附录中都有相应表格. 方便读者查找.第二条线索是工程ＶｅｒｉｌｏｇＨＤＬ的学习. 在第２章是关于ＶｅｒｉｌｏｇＨＤＬ的基础内容. 建议学生快速学习. 然后通过后续章节的实践来真正掌握它. 并不需要死记硬背.第三条线索就是Ｖｉｖａｄｏ的开发. 包括Ｖｉｖａｄｏ安装、工程和文件的组织、综合实现及下载、引脚约束、仿真、电路查看、ＩＰ核的使用和设计、Ｖｉｖａｄｏ下ＸＡＤＣ及ＢＲＡＭ的开发、内置逻辑分析仪的使用等. 如果把Ｖｉｖａｄｏ的开发作为１章. 一个菜单一个菜单地描述. 将是效率最低的方法. 因此在第２章的后部分进行简单的描述. 然后在后续章节的实践中一点一点地应用. 自然就掌握了Ｖｉｖａｄｏ.第四条线索是数字电路的应用. 因此第３章是组合逻辑设计. 第４章是时序逻辑设计. 我认为数字电路是学习ＦＰＧＡ的基础. 而通过ＦＰＧＡ实践能够真正掌握数字电路的内容.本书的章节设计是:第１章是ＦＰＧＡ基础及电路设计. 后续的开发需要知道引脚的分配. 所以将电路设计放在最前面. 这一章不需要详细讲. 建议不超过６个学时.Ⅳ　ＸｉｌｉｎｘＦＰＧＡ原理与实践———基于Ｖｉｖａｄｏ和ＶｅｒｉｌｏｇＨＤＬ第２章是ＶｅｒｉｌｏｇＨＤＬ语言与Ｖｉｖａｄｏ. 本章所讲的ＶｅｒｉｌｏｇＨＤＬ足够用了. 都是精华. 但需要更少的学时. 因为笔者知道学时非常紧张. 建议６ ~８个学时.第３章是组合逻辑电路设计与Ｖｉｖａｄｏ进阶. 包含了“ 我的第一个工程”. 反复地设计多数表决器. 第二个工程就使用了ＩＰ核. 第三个工程就用第二个工程的ＩＰ核来实现. 内容虽然少.但是可以用６ ~８个学时. 让学生真正掌握. 原因是这个时候学生的ＶｅｒｉｌｏｇＨＤＬ编程能力还不够强. 这章后面给出的习题. 都可以作为课程设计的内容.第４章是时序逻辑电路ＦＰＧＡ实现. 通过本章的学习. 学生如果认真实践. 能够较深入地掌握数字电路. 对ＦＰＧＡ的开发也能够更加熟练. 建议用８ ~１０个学时.第５章是ＦＰＧＡ基本实践. 实现流水灯、数码管动态显示及ＶＧＡ显示工程. 将进一步提高学生的开发和应用能力. 教师可以主要讲其中的２ ~３个工程实践. 其他的留给学生自学和自己实践. 然后通过答疑和讨论课来解决问题. 培养学生的自主学习能力和自主实践能力. 建议８ ~１２个学时.第６章是ＦＰＧＡ综合实践. 包括了两个设计与实现: 电子秒表的设计与实现、串行异步通信的设计与实现. 电子秒表是一个比较好的综合性实践. 建议只对于学习了微机原理的学生讲串行异步通信的设计与实现部分. 建议用４ ~８个学时.第７章ＦＰＧＡ进阶原理部分的教学是７系列ＦＰＧＡ芯片的ＸＡＤＣ及ＢＲＡＭ. 在这个基础上进一步掌握使用Ｖｅｒｉｌｏｇ语言和ＩＰ核等技术进行模拟量采集及存储器访问的项目开发的流程. 并实现一个多通道电压表实例及一个示波器实例. 建议至少应讲解电压表的实现. 示波器的实例可以给学生们做自学或挑战式学习. 建议６￣８个学时.附录Ａ是引脚说明文件. 是我设计的实验板的基础文件. 对看懂电路原理有帮助.附录Ｂ是实验板资源. 包括了所有引脚的说明. 做约束文件时必须参考.附录Ｃ是一种实验或课程设计教学安排. 供教师布置实验题或课程设计题时参考.附录Ｄ是所有工程例程的分章节汇总.附录Ｅ是一个大而全的约束文件. 为读者实现约束文件节约时间.本书的教学视频和相关资源. 将放在中国大学( ｉｃｏｕｒｓｅ１６３.. ｏｒｇ) 慕课上. 课程名称为“数字设计ＦＰＧＡ应用”. 本书的代码和课件、教案、实验指导书等相关资源可以在机械工业出版社教育服务网( ｗｗｗ.. ｃｍｐｅｄｕ.. ｃｏｍ) 上获取. 也可以在爱板网( ｗｗｗ.. ｅｅｂｏａｒｄ.. ｃｏｍ / ｂｐ)获取和交流. 配套实验板的更多信息可以在附录Ｂ获取.电子科技大学的姜书艳、陈瑜、井实老师对书籍的编写及例程的设计给予了支持和协助. 本书的实验电路板主要由本人及连利波硕士设计. 赵鹏、谢雄及张桓源也参与了部分工作.感谢机械工业出版社吉玲编辑的大力支持. 并和我对书籍的写作进行了大量的交流. 提出了非常好的建议. 另外. 还要感谢选择本书的同行及给予我很多建议、支持和帮助的朋友.卢有亮于电子科技大学

图书评论

图书简介
章节目录
前言/序言
图书评论