本书符合教育部高等学校电工电子基础课程教学指导分委员会制定的《数字电子技术基础》课程教学基本要求，在此基础上引入现代工程上常用的Proteus 和 FPGA、HDL现代数字电路设计技术，以能力培养为主线，以模块化知识构建课程体系，以EDA技术为线索，以FPGA为载体，“课程理论基础知识→门级电路→组合逻辑电路分析与设计→触发器→时序逻辑电路分析与设计→基于FPGA/HDL的数字系统设计→创新应用性设计→课程设计”的知识结构完整衔接，系统培养学生的数字逻辑思维与数字系统设计、创新实践能力。 全书共10章，主要内容包括逻辑代数基础、逻辑门电路、组合逻辑电路、集成触发器、时序逻辑电路、脉冲信号的产生与整形、D/A转换器和A/D转换器、半导体存储器与可编程逻辑器件、Verilog HDL及初步应用、数字系统设计案例。本书采用“逻辑→器件→电路→分析→设计”的次序安排教学内容，遵循由浅入深、循序渐进的学习规律，力求通俗易懂，激发读者学习兴趣与主观能动性。 本书可作为普通高等学校电气类、电子信息类、自动化类、计算机类等相关专业“数字电子技术基础”课程的教材，也可作为从事电子技术工作的工程技术人员的参考书。

袁小平，中国矿业大学信控学院教授，博导，人工智能系主任，首届国家级一流本科（线下）课程负责人，首届江苏省一流本科（线上）课程负责人，江苏省在线课程负责人，校级电子技术课程群优秀教学团队负责人，校级“数字逻辑与数字系统设计”课程思政负责人，校级一流课程“电子技术综合设计”课程负责人，校级“动力中国 课程思政”示范团队电子技术课程负责人，中国矿业大学大学生电子设计与创新实践基地创始人、负责人。中国研究生电子设计竞赛评审专家，全国大学生电子设计竞赛江苏赛区评审专家，苏鲁皖高等学校电子技术研究会副理事长，徐州市电子学会理事长，曾任中国矿业大学国家级电工电子教学实验示范中心副主任、主任，先后获得中国矿业大学师德模范、教学贡献奖、教书育人先进个人、最受学生欢迎的老师，以及首届大学生创新创业优秀指导教师等荣誉。

前言
第1章逻辑代数基础
11概述
111数字信号和数字电路
112数字电路的分类和特点
12数制与码制
121数制
122不同数制间的转换
123二进制代码
13逻辑代数
131三种基本的逻辑关系和运算
132逻辑代数的基本运算规律
133逻辑函数及其表示方法
134逻辑函数的公式法化简
14逻辑函数的卡诺图化简法
141卡诺图
142用卡诺图表示逻辑函数
143逻辑函数的卡诺图化简
144具有无关项的卡诺图化简
本章小结
习题及思考题
第2章逻辑门电路
21分立元器件门电路
211晶体管开关特性
212二极管门电路
213晶体管非门
214MOS管开关特性
22TTL集成门电路
221TTL与非门
222其他功能的TTL门电路
23CMOS集成门电路
231CMOS与非门
232CMOS或非门
233CMOS传输门和双向模拟开关
234CMOS电路的实际应用
24Verilog HDL描述门电路
本章小结
习题及思考题
第3章组合逻辑电路
31组合逻辑电路的分析和设计
方法
311组合逻辑电路的分析方法
312组合逻辑电路的设计方法
32编码器
321二进制编码器
322二-十进制编码器
33译码器
331二进制译码器
332二-十进制译码器
333数码显示译码器
334用译码器实现组合逻辑函数
34数据选择器和数据分配器
341数据选择器
342数据分配器
35加法器
351半加器
352全加器
36数值比较器
361基本工作原理
362集成数值比较器
363扩展应用
37组合逻辑电路中的竞争冒险
371竞争冒险现象及其产生的原因
372冒险现象的判别
373消除冒险现象的方法
38基于Verilog HDL的组合逻辑
电路设计
本章小结
习题及思考题
第4章集成触发器
41集成触发器的基本形式
411基本RS触发器
412同步触发器
42JK触发器
43T触发器
44D触发器
45常用集成触发器特性简介
46Verilog HDL描述触发器
本章小结
习题及思考题
第5章时序逻辑电路
51时序逻辑电路基础
511时序逻辑电路的结构特点
512时序逻辑电路的分类
513时序逻辑电路的状态图
52时序逻辑电路的分析
521同步时序逻辑电路的分析举例
522异步时序逻辑电路的分析举例
53寄存器和移位寄存器
531寄存器
532移位寄存器
54计数器
541小规模集成计数器
542中规模集成计数器
55时序逻辑电路的设计
551时序逻辑电路的设计方法
552采用小规模集成器件
553采用中规模集成器件
554分频器的设计方法
56基于Verilog HDL的时序逻辑
电路设计
本章小结
习题及思考题
第6章脉冲信号的产生与整形
61施密特触发器
611用门电路组成的施密特触发器
612集成施密特触发器
613施密特触发器的应用
62多谐振荡器
621门电路组成的多谐振荡器
622石英晶体多谐振荡器
63单稳态触发器
631门电路组成的单稳态触发器
632集成单稳态触发器
633单稳态触发器的应用
64555定时器及其应用
641555定时器结构及其功能
642555定时器的典型应用
本章小结
习题及思考题
第7章D/A转换器和A/D转换器
71D/A转换器
711常见的D/A转换器
712D/A转换器的主要技术指标
72A/D转换器
721A/D转换器的工作原理
722A/D转换器的主要技术指标
本章小结
习题及思考题
第8章半导体存储器与可编程逻辑
器件
81只读存储器
811ROM的结构框图
812ROM的工作原理
813ROM的应用举例
82随机存取存储器
821RAM的结构和工作原理
8222114静态RAM简介
83可编程逻辑器件
831可编程只读存储器
832可编程逻辑阵列
833通用阵列逻辑
本章小结
习题及思考题
第9章Verilog HDL及初步应用
91Verilog HDL设计的基本结构
92数据类型
93Verilog HDL中的运算符
94关键字和保留标识符
95常用语法结构
96时序逻辑电路
97状态机的描述
本章小结
习题及思考题
第10章数字系统设计案例
101传统数字系统设计方法
1011数字系统设计概述
1012总体设计
1013单元电路及参数确定
1014数字电路设计中的若干问题
1015总体电路图的画法
1016安装调试
102现代数字系统设计方法
1021EDA技术简介
1022EDA技术的基本特征
1023EDA的基本方法
103交通信号灯控制器设计
1031设计任务
1032设计思路和原理
1033Verilog HDL程序设计
1034仿真测试
104基于FPGA技术的曼彻斯特
编码器设计
1041研究背景
1042曼彻斯特码的具体应用
1043系统的整体设计
本章小结
习题及思考题
参考文献